* CV供給回路 *
oct/V特性を得るためには 2個のVCR用transistorに対してリニアに電圧が印加される必要があります。
VCR用のtransistorにおいては Vbcがリニアに変化すればエミッタ電流が指数カーブで変化して結果dynamic resistance飽和抵抗も指数カーブ変化しますので 2個のVCR用transistorはいってみればantilog ampを兼ねているわけですのでこの回路には明示的なantilog ampはありません。
制御電圧(CV)は抵抗分圧されて Q1のコレクタに印加される形になっています。 Q1のベースは抵抗を介して固定電圧に接続されているのでCVが上昇すれば、B-C間に加わる印加電圧が減ってVbcは減少しそうですが、ほとんど変化しません。
R1が47K, R2が900Ω,R3が470KなのでR1,R2を流れる電流の変化に対してR3を流れる電流の変化は1/500程度になります。 すなわち Q1は定電流源につながれているような状態となるためQ1のB-C間電圧はほとんど変化しないことになりこれはR1とR2の中点の電圧が固定のB-C間電圧を介してQ2のベースに伝わるということです。
またQ1が定電流で駆動されているということは温度変化に対してB-C間が温度センサーとして機能することでもあります。
実際は定電流源にQ2,Q3が同時にぶら下がっているわけなのでQ1のB-C間電圧が一定である期間はCVの変化に対して常に一定ではなく特定区間においてのみですが。（次に説明します。） すなわち Q1に印加される電圧が低くなっていくとB-C間電圧はCVに追従して変化してしまいます。
Q1が十分BIASされている状態であれば、Q1のベースは CVの上昇に追従して
ほぼリニアに増加しますので antilog ampとして機能する範囲はCVが-8V程度
まででその時のQ1のコレクタ電位は -120mV程度です。
CV電圧の変化を抵抗分圧した値がQ1のコレクタ電位に作用してそのコレクタ電位が
約0.6Vのオフセットを持って結果間接的にQ2,Q3のベースに印加されるわけです。
これはよくあるdual Trと OP AMPによる antilog ampの動作や ARP型antilog ampに
おける温度補償 transistorに印加される電圧の関係と同じです。
すなわちこの Q1は制御電圧をオフセット付でantilog用のtransitorに供給し、
温度変化があった時にのみ Vbcが変化するということです。
|
もう少し詳しく言うと要はQ1のB-C間に定電流を流しておけば温度変化があった時
B-C間が温度に応じて変化するのでそれを利用してQ2,Q3のOFFSET温度補償が確実が行
えると言うことですが重要なのは B-C間には定電流のみがかかってB-C間はCVの変化
に対しては無変化でQ2,Q3に対してはCVの変化が伝わると言うことです。
この回路はそれを実現していると言うことです。 定電流源ではドライブされては
いませんが、470Kという抵抗の値はそこそこ大きいので定電流に近いと解釈できる
のでB-C間の電圧はほとんど変化しない。 CVの変化による電流自体ははB-C間を
通過しないこと、上記R2には一定電流とCV変化に対応した電流が重畳されるのでR2
の電位はB-C間に伝わり結果Q2,Q3に伝わる。
当然のことながらB-C間は十分バイアスされている必要がありますし、より定電流化
する為には R3の値ができるだけ大きい必要があること、Rを大きくすれば流れる電流
量自体は減ってくるので必要に応じてR3 - Q1 - R2に印加される電圧の大きさも重要
になってくる。
|
Q2のVce2は一定値となる為（*後述）、Q2のベースにリニアに電圧が印加
されれば Q3の Vbc3もリニアに変化します。
厳密にはQ2のコレクタに抵抗が接続されているのでこの抵抗の電圧降下が
指数カーブ的に変化しますので完全にリニアにTrのVbcは変化しませんが、この
電圧降下は微小なのでほぼリニアな電圧印加とみなせます。
ちょっとわかりにくい回路なのでこのCV回路部分を簡略化した原理図を以下に示します。
（VCR1個のみの説明... Tr2のみとして...）
原理的には上図のようにdiode 2本と抵抗1個、制御電圧(V2)、＋電源で構成された回路と同じです。
CV=0Vのとき diode1と2は適度にBIASされており、diode1と2に流れる電流は同じでかつ
抵抗を流れる電流I1=I2+I3という関係となります。 この回路の電流特性と電圧特性を以下に示します。
* 電流特性
* 電圧特性
図をみるとわかるようにこの回路の電流、電圧特性は差動回路のそれとよく似ています(*1)。 これは高抵抗値のRによりI1が定電流に近い形になっていてそれにD1,D2が並列接続されているためです。
すなわちCVの上昇でdiode2の電流が上昇するとともにdiode1の電流が減少し、Rを流れる共通電流はD2が上昇するので低下しますが、この変化よりもdiodeを流れる電流変化のほうが極端なのと、I3が増えればI2がへるのでdiode電流を中心にみればI1はほぼ定電流と見えます。
CVとしては、I3が飽和しない範囲を使うため(この回路をantilog動作として利用するため)にはCVをマイナス側から開始させることによってdiode2の動作を立ち上がりから制御する必要があります。
CV(V2)がマイナスの領域では diode2に印加される電圧が低いのでdiode2にまだ十分に
電流が流れない状態であり、一方diode1は十分BIASされている状態なのでCVを序所に上昇させてもdiode1のA-K間電圧はあまり減少せず、CVの上昇を反映してdiode2の印加電圧がほぼリニアに上昇します
つまり、CVのリニアな変化はdiode1には作用せず、diode2にかかるのでdiode2を流れる電流は指数カーブ的に上昇します。
CVがある程度上昇するとdiode1のBIAS度が下がってくる( diode1のdynamic resistanceが大きくなる)のでCVの大半はdiode2でなくdiode1に対してかかる形になります。
ただしRにつながっている電源電圧は固定されているのでCV上昇はdiode1に対して電圧減少に働き、これはdiode1を順BIASする形では無く、BIASを弱める形です。
一方diode2はdynamic resistanceが下がるのでCV電圧上昇をリニアに反映できなくなる
わけで、V2上昇と供にdiode2を流れる電流は飽和していき最終値はR1を流れる電流と同じになります。
上記のようにこの回路は差動回路によくにた動作をしますが、温度変化に対してもQ1がOFFSET温度補償の役目を果たします。
ARP式のantilog回路ではエミッタフォロワが温度補償を行いましたが、この回路においても RとB-C間の直列接続による負帰還によって温度変化時の電流の増加が押さえられるということで両者の差は負帰還の強さということになるのでしょう。
*1:
Diode ringの動作もLadderVCFの差動対を使う動作同様の作用をDiodeで処理していましたがこの場合もTr.を使っていますが動作はDiodeという共通点があります。
KORG35の回路に戻って、Q2,Q3のベース電流はR(470K)を流れる電流値がリミッタとな
り飽和します。 逆にいうとRの値で電流の最大値が規定できるわけです。
さらにこの Rを流れる電流は antilog ampの Irefに相当します。
これ(飽和)は一見動作に支障をきたすようにも思えますが、CVの変化範囲を適正に
選択すればある範囲まではリニアに動き、ある範囲からはCVに対する電圧制限が
働く形になるので現実的な使用法を考えれば好都合なわけです。
結局のところQ2,Q3のベースに直接CVを印加すればVbcはリニアな変化をするわけ
ですが、必要以上に電圧をかければtransistorが壊れてしまうわけで、かといって
単純に抵抗をいれたのではリニアな変化にならないのでこの回路のように間接的に
電圧を印加して、ベース印加される電圧が0.6V近辺以上にならないようにして、
かつCVの有効範囲においてはQ2、Q3のVbcにかかる電圧がリニアに変化するように
しているわけです。ここらへんも含めて部品を減らす回路テクニックなのでしょう。
深いです。
KORG35出力段
KORG35の回路は上記の Tr. 3個構成の主要部に加えて Tr. 2個で構成されるBuffer AMP部も搭載されており上記の Tr3のエミッタに下記のFETのゲートがつながった構成になっています。
・KORG35出力回路
この回路、たまに見かける回路ですがFETのソースフォロワのドレイン側にPNPのTr.が付いた構成でBufferもしくは非反転の増幅器であるということが想像できます(実際はBuffer AMPとして機能)。 ソースフォロワ自身の負帰還に加えて、PNP Tr.からも負帰還がかかっている構造。 この回路は以下に示す回路のNPN Tr.をFETに置き換えた物に酷似しているように思えます。 ちょっと見、FETのソースフォロワとTr.のエミッタフォロワの組み合わせのレベルシフト補正のBufferぽいですが違います。
この回路どこかで見たような回路だと思ったらSSM2040の特許情報にのっていた出力段のbuffer部分と同様の構成のようでスタンダードな回路だということでしょう。
参考
・2石簡易OPAMP構造
上記回路は60年代によく使われた回路だそうで機能的には2石で構成される簡易OP AMPといえるものでこの場合非反転増幅専用です。
NPNのエミッタフォロワのコレクタ側にも抵抗をつけた形。 入力の交流信号に対してはQ1のベースとエミッタはバーチャルショートのような物(*1)なのでベースをOP AMPの(+)INとするとエミッタは(-)INに相当。 この場合エミッタ端子には元々エミッタフォロワとして負帰還がかかっているわけですがPNP出力側からも負帰還がかかりこちらの方が強いのでよりNPNのB-E間に印加される真の入力電圧は小さくなります。
PNP Tr.はI(R3)の上昇でVbeが上昇しPNPのIcも増加、R4*Icで出力電圧ですがIcはR2を通過してR2 ---- (R1//Rf)の直列回路の分圧でNPNに対して負帰還動作をします。 すなわちエミフォロのエミッタ端子に印加される電圧はNPNに対して負帰還。 負帰還の強さは R1//Rfと R2による分圧で決まるので右図の非反転増幅と同じ構造です。
OPAMPであれば裸GAINが変わらず負帰還の量で真の印加電圧が変化し出力量が変化する構造ですがこの回路はいかに。
*1: バイアス後のB-E間に印加される真の入力電圧はとても小さくOP AMPほどではないが便宜上は0と見る。 エミフォロは100%負帰還でその場合エミッタ端子は(-)端子に相当。
たとえばRfを小さくすると信号に対してエミッタフォロワの負帰還が低下するのでQ1の儼beは大きくなる、またVeはエミフォロなのでVeの変動を抑えるように動くので抵抗が下がれば電流を増やしてVeを保つようにするのででRfを流れる電流は増えNPNの信号成分電流は増える。 この場合NPNの直流バイアスはかわらないのでPNPの動作点は変化せずNPNのIcが増えるから Ic*R3でPNPのVbeの交流信号成分だけが増えるのでPNPの出力電圧は増加する。
Rfの低下によって負帰還が下がったのでOUTPUT電圧は増加する。この際PNPのGAINは変化していず PNPのB-E間に印加される交流信号だけが増加。 すなわちこの回路における真の印加信号電圧のみが上がっていることになる。 当然エミッタフォロワの信号電圧分のVbeも上がっているわけでこれはエミッタフォロワの真の入力電圧が大きくなった結果Ic*R3が大きくなったわけでOPAMPにおける負帰還の原理と同様。 R2を大きくしても同様に負帰還は減るのでOUTPUTは増える。
|
| 
